集微網消息，據SemiWiki報道，許多可信的市場分析機構預測，半導體市場將在六年左右達到萬億美元大關。
相比之下，半導體市場花了60多年時間才突破5000億美元大關。
預計增長率確實令人難以置信，並且受到快速增長的細分市場的推動，如高性能計算、移動、客戶端計算和汽車電子等。
對系統的計算需求每隔幾年就以驚人的速度增長。
人工智能驅動系統增長巨大，深度學習神經網絡模型取得進步，這無疑促成了這一點，並將我們帶入了『SysMoore時代』。
multi-die systems對於解決SysMoore時代的系統需求至關重要。
鑒於以上趨勢，芯片IP將在未來半導體市場的增長中發揮更為關鍵的作用。
在涉及到各種應用的特定PPA要求時，昔日現成的IP將無法削減它。
所有這些都是關於特定應用和工藝的差異化IP。
在SysMoore時代，IP開發戰略不僅要著眼於下一個節點，還要考慮垂直市場需求、水平《工藝變體》向後地需求，因為multi-die systems可以優化工藝技術。
上周，新思科技宣佈與三星晶圓代工廠《Samsung Foundry》達成擴展協議，開發廣泛的IP產品組合，以降低設計風險，加速芯片在汽車、移動和高性能計算市場以及multi-die設計領域的成功。
SemiWiki與新思科技負責產品管理和IP戰略的高級副總裁約翰•科特爾《John Koeter》進行了交談。
討論重點在於了解這一協議的不同之處，以及支持的細分市場和multi-die systems趨勢在達成擴展協議方面所起的重要作用。
以下是該機構的討論綜述。
垂直市場需求下的主動合作
新思科技和三星晶圓代工廠在IP開發方面的合作由來已久。
一般來說，過去，IP開發是由特定的共同客戶需求驅動的。
考慮到SysMoore時代需要對上市時間壓縮，客戶無法在特定IP請求之後等待很長的開發周期。
IP開發需要在預測未來垂直市場的基礎上主動啟動。
這就是新思科技和三星晶圓代工廠在這項擴展協議中所做的事情。
他們將分析細分市場並開發所需IP，全面解決垂直市場需求。
例如，他們將共同考慮下一代ADAS芯片、下一代MCU或下一代移動芯片的外觀，並積極開發IP來滿足這些需求。
IP也將根據最終應用需求進行優化。
例如，用於高性能計算市場的PCIe IP將盡可能優化最小延遲，而用於汽車市場的PCIe IP將在更大溫度范圍內優化可靠性。
具體到汽車市場，新思科技將優化三星8LPU、SF5A和SF4A汽車工藝節點的IP，滿足嚴格的1級或2級溫度和AEC-Q100可靠性要求。
ADAS SoC的自動級IP將包括設計故障模式和影響分析(DFMEA)報告，可為汽車SoC應用省去數月的開發工作。
預測multi-die systems要求
隨著單片芯片的實現讓位於多芯片系統的實現，就不再隻是下一個先進工藝節點的問題了。
multi-die systems可以在不同的工藝節點上有不同的chiplet，並且與單片實現相比，仍然可以以更低的成本滿足性能和功耗要求。
這為考慮為舊的工藝節點創建先進IP《例如PCIe Gen6》來支持multi-die systems的I/O小芯片提供了機會。
新思科技和三星正在積極考慮這些機會，並將在許多工藝節點上開發先進IP組合，合作開發芯片間通信的高速UCIe IP。
協議擴展導致IP足跡增加
上述確定的IP協作策略帶來的結果是，三星晶圓代工工藝的可用IP將顯著增加。
對客戶來說，在清晰的供應鏈在其需求清單上名列前茅時，後疫情時代獲取知識產權就是一個顯著的提升。
根據該協議，新思科技可用或正在為三星工藝開發的IP包括邏輯庫、嵌入式存儲器、TCAM、GPIO、eUSB2、USB 2.0/3.0/3.1/4.0、USB-C/DisplayPort、PCI Express 3.0/4.0/5.0/6.0、112G以太網、多協議16G/32G PHY、UCIe、HDMI 2.1、LPDDR5X/5/4X/4、DDR5/4/3、SD3.0/eMMC 5.1、MIPI C/D PHY和MIPI M-PHY G4/G5。
新思科技的認證設計流程加速了矽領域的成功
從商業和工程角度來看，單一供應商的廣泛IP產品組合具有多種優勢。
例如，從工程角度來看，在集成各種IP塊時，電網或引腳位置錯位的可能性將降低。
新思科技還與三星在EDA方面開展密切合作，開發和認證各種參考流程。